

## KARTA PRZEDMIOTU (SYLABUS)

## Opis przedmiotu

Kod przedmiotu		Nazwa przedmiotu	UKŁADY FPGA	
E/O/2/ST/C1A-2-AiI			FPGA STRUCTURES	
Język wykładowy		język polski		
Rok akademicki		2023/2024		
Kierunek		Elektrotechnika		
w zakresie		Automatyka i Informatyka		
Poziom studiów		studia drugiego stopnia		
Profil studiów		ogólnoakademicki		
Forma studiów		studia stacjonarne		
Semestr / semestry		2		
Przynależność do grupy zajęć		C1A. Grupa zajęć obieranych – zajęcia obowiązkowe		
Status przedmiotu		obowiązkowy		
Formy realizacji zajęć dydaktycznych, wymiar, punkty ECTS		Forma zajęć	Liczba godzin zajęć dydaktycznych	Liczba punktów ECTS
		Wykład	15 [h]	2 ECTS
		Laboratorium	30 [h]	
Powiązanie przedmiotu	z profilem studiów	związany z prowadzoną działalnością naukową w dyscyplinach, do których przyporządkowany jest kierunek studiów		0,5 ECTS
	z uprawnieniami	służy do zdobywania przez studenta kompetencji inżynierskich		1,5 ECTS
	z dyscypliną	automatyka, elektronika, elektrotechnika i technologie kosmiczne		2 ECTS
Forma nauczania		tradycyjna – zajęcia zorganizowane w Uczelni i/lub zajęcia z wykorzystaniem metod i technik kształcenia na odległość (max. 1,2 ECTS)		
Wymagania wstępne				
Jednostka prowadząca		Katedra Systemów Sterowania i Elektroniki		
Koordynator		dr hab. inż. Roman Pniewski prof. UTH		
Adres strony internetowej pjo		www.wteii.uniwersytetradom.pl		
Adres e-mail, telefon koordynatora		r.pniewski@uthrad.pl, +48 48 3617728		

**EFEKTY UCZENIA SIĘ, TREŚCI PROGRAMOWE, REALIZACJA ZAJĘĆ DYDAKTYCZNYCH, WERYFIKACJA EFEKTÓW UCZENIA SIĘ**

Cel kształcenia:	Celem przedmiotu jest kształtowanie wiedzy w zakresie logiki programowalnej. Zakres materiału został tak skonstruowany, aby pozwalał na zaprojektowanie układów cyfrowych w układach FPGA i ASIC.
Treści programowe:	<p>Wykład [BN, W1, K1]:</p> <ol style="list-style-type: none"> <li>1. Technologie w układach programowalnych.</li> <li>2. Języki opisu sprzętu: VHDL, Verilog.</li> <li>3. Modelowanie i synteza układów cyfrowych.</li> <li>4. Mikroprocesory w układach programowalnych (mikroblaze, NIOS...).</li> <li>5. Interfejs JTAG, programowanie i testowanie układów.</li> <li>6. Weryfikacja projektu (metody symulacji układów cyfrowych).</li> </ol> <p style="text-align: right;">Suma: 15 [h]</p> <p>Laboratorium [BN, W1, U1, K1]:</p> <ol style="list-style-type: none"> <li>1. Projektowanie układów kombinacyjnych i automatów asynchronicznych w układach CPLD i FPGA.</li> <li>2. Modelowanie układów w języku VHDL, kompilacja, weryfikacja projektu.</li> <li>3. Modelowanie układów w języku Verilog.</li> <li>4. Implementacja procesora picoblaze w układach Spartan.</li> <li>5. Programowanie i testowanie układów, interfejs JTAG.</li> <li>6. Wykorzystanie bibliotek „opencores” w projektach.</li> </ol> <p style="text-align: right;">Suma: 30 [h]</p>
Metody dydaktyczne (kształcenia):	<ul style="list-style-type: none"> <li>– metody podające (wykład informacyjny),</li> <li>– metody programowane (z wykorzystaniem komputera),</li> <li>– metody praktyczne (ćwiczenia laboratoryjne, symulacja).</li> </ul>
Rygor zaliczenia, kryteria oceny osiągniętych efektów uczenia się, sposób obliczania oceny końcowej:	Warunkiem zaliczenia przedmiotu jest osiągnięcie wszystkich wymaganych efektów uczenia się określonych dla danego przedmiotu. Uzyskanie pozytywnych ocen ze wszystkich form zajęć wchodzących w skład danego przedmiotu jest równoznaczne z jego zaliczeniem i zdobyciem przez studenta liczby punktów ECTS przyporządkowanej temu przedmiotowi. Sposób obliczenia oceny końcowej z przedmiotu określa regulamin studiów.

	<p>Sposób obliczania oceny z poszczególnych form zajęć przedstawia się następująco:</p> <p>Wykład:</p> <p>Ocena z testu zaliczającego wykład według tabeli ocen.</p> <p>Laboratorium:</p> <p>Ocena punktowa za każde z ćwiczeń laboratoryjnych w zakresie od 0 do 5 pkt. Ocena końcowa odpowiada procentowej sumie uzyskanych punktów wg tabeli ocen. Ocena procentowa z laboratorium może być podwyższona o max. 10 punktów procentowych w przypadku wyróżniającego się udziału studenta w zajęciach laboratoryjnych.</p> <p>Tabela ocen</p> <table> <tr> <th>Procent prawidłowych odpowiedzi / uzyskanych punktów</th><th>Ocena</th></tr> <tr> <td>do 50 %</td><td>2</td></tr> <tr> <td>&gt; 50 %</td><td>3</td></tr> <tr> <td>&gt; 60 %</td><td>3,5</td></tr> <tr> <td>&gt; 70 %</td><td>4</td></tr> <tr> <td>&gt; 80 %</td><td>4,5</td></tr> <tr> <td>&gt; 90 %</td><td>5</td></tr> </table>	Procent prawidłowych odpowiedzi / uzyskanych punktów	Ocena	do 50 %	2	> 50 %	3	> 60 %	3,5	> 70 %	4	> 80 %	4,5	> 90 %	5
Procent prawidłowych odpowiedzi / uzyskanych punktów	Ocena														
do 50 %	2														
> 50 %	3														
> 60 %	3,5														
> 70 %	4														
> 80 %	4,5														
> 90 %	5														

Efekty uczenia się dla przedmiotu w odniesieniu do efektów kierunkowych i formy zajęć				Metody weryfikacji efektów uczenia się	
Numer efektu uczenia się	Opis efektów uczenia się dla przedmiotu (PEU) Student, który zaliczył przedmiot (W) zna i rozumie/ (U) potrafi /(K) jest gotów do:	Kierunkowy efekt uczenia się (KEU)	Forma zajęć	Forma weryfikacji (zaliczeń)	Metody sprawdzania i oceny
W1	metody implementacji rozbudowanych układów cyfrowych w strukturach programowalnych, zaawansowane konstrukcje w językach opisu sprzętu oraz struktury układów FPGA i metody ich programowania	K_WG01 K_WG08	wykład / laboratorium	zaliczenie	pisemny test otwarty
U1	dobierać właściwy układ PLD do wymagań projektowych (wielkość projektu, częstotliwość pracy), zaimplementować mikroprocesor w układzie FPGA, dokonać weryfikacji projektu poprzez symulację i zaprogramować FPGA	K_UW02 K_UW04 K_UW06	wykład / laboratorium	zaliczenie	punktacja zadań laboratoryjnych, ocena sprawozdań
K1	wykorzystania i popularyzowania umiejętności w teorii i praktyce w zakresie technik cyfrowych	K_KO03 K_KR04	wykład / laboratorium	obserwacja	dyskusja, aktywność na zajęciach

Literatura i pomoce naukowe	
1. Łuba T., Markowski M.A., Zbierchowski B.: Komputerowe projektowanie układów cyfrowych w strukturach PLD, WKiŁ, Warszawa 1994. 2. Skahill K.: Język VHDL. Projektowanie programowalnych układów logicznych, WNT, Warszawa 2001. 3. Kalisz J.: Język VHDL w praktyce, WKiŁ, Warszawa 2002. 4. Wrona W.: VHDL język opisu i projektowania układów cyfrowych, WPKJS, Gliwice 1998. 5. Katalogi firmowe – Xilinx, Altera, Lattice, AMD, ATMEL. 6. Dokumentacje techniczne programów - LOGIC, SUSIE i programatorów.	

Nakład pracy studenta potrzebny do osiągnięcia zakładanych efektów uczenia się – bilans punktów ECTS			
Udział w zajęciach, aktywność	Obciążenie studenta [h]		
	Inne godz. kontaktowe (IGK)	Zajęcia bez nauczyciela-praca własna studenta (ZBN)	Zajęcia dydaktyczne
Udział w wykładach	X	X	15 [h]
Udział w ćwiczeniach / laboratoriach / projektach / seminariach	X	X	30 [h]
Udział w konsultacjach	6 [h]	X	X
Przygotowanie do wykładów / ćwiczeń / laboratoriów / projektów / seminariów	X	0 [h]	X
Przygotowanie do zaliczenia/egzaminu			
Sumaryczne obciążenie pracą studenta	6 [h] /0,2 ECTS	0 [h] /0 ECTS	45 [h] /1,8 ECTS
Punkty ECTS za przedmiot	2 ECTS		

#### Informacje dodatkowe, uwagi

W przypadku studentów ze szczególnymi potrzebami, w tym: z niepełnosprawnością, przewlekłe chorych, określone powyżej (w karcie) metody i formy weryfikacji efektów uczenia się dostosowuje się odpowiednio do indywidualnych potrzeb tych studentów.

Szczegółowe zasady i formy wsparcia studentów ze szczególnymi potrzebami: w tym z niepełnosprawnością, przewlekłe chorych podczas zajęć, zaliczeń i egzaminów określono w: Regulaminie Studiów, Zasadach Studiowania, Procedurze dotyczącej zapewnienia dostępności procesu kształcenia studentom ze szczególnymi potrzebami, w tym: z niepełnosprawnością, przewlekłe chorych.